在CPU扣有若干寄存器,存放存储器中数据和指令存储地址的寄存器是______;暂存数据和指令的寄存器是______;存放CPU将要执行的下一条指令地址的寄存器是______。
A.地址寄存器
B.程序计数器
C.数据寄存器
D.指令寄存器
A.地址寄存器
B.程序计数器
C.数据寄存器
D.指令寄存器
第2题
CPU的结构如图5.1所示,其中AC为累加器,AR为主存地址寄存器,DR为主存数据寄存器,DR(OP)为DR的操作码字段,DR(ADR)为DR的地址码字段,IR为指令寄存器,Pc为程序计数器。M为主存储器。表5.1列出CPU控制信号,表5.2列出指令组助记符及其功能,并给出每条指令的操作码。
试设计:(1)满足所给条件的微指令格式(直接控制法)。 (2)设计表5?2中6条指令的微程序流程图,标明每条微指令在控制存储器中的地址。
第3题
A.CPU的通用寄存器
B.8237A中的读写缓冲器
C.8237A的暂存器
D.8237A中的现行字节寄存器
第5题
A.寄存器是存储器的重要组成部分
B.断电后寄存器中的数据会消失
C.适当的增加寄存器数量,可减少CPU访问存储器次数,提高运行速度
D.寄存器的位数一般和算术逻辑运算单元、数据总线的位宽是一致的
第9题
设有若干片256K×8位的SRAM芯片,问: (1)采用字扩展法构成2 048 KB的存储器需要多少片SRAM芯片? (2)该存储器需要多少字节地址位? (3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
第10题
在下列几种存储器中,CPU不能直接访问的是()。
A.硬盘
B.内存
C.Cache
D.寄存器