画出方便面生产工艺流程框图。

试画出实现1位余3BCD码加法运算加法器(如图1—1所示)的逻辑框图。

画出并行补码定点加减运算器框图(设机器数采用2位符号位)，并描述其信息加工过程。

画出并行补码定点加减运算器框图(设机器数采用1位符号位)，并描述其信息加工过程。

画出实现补码加减交替除法的运算器框图，要求： (1)指出寄存器和全加器位数； (2)详细画出第4位(设n为最低位)全加器的输入电路； (3)画出上商的输入电路； (4)描述加减交替操作。