画出实现n位小数(不包括符号位在内)的补码一位乘运算器框图。要求: (1)指出寄存器和全加器位
画出实现n位小数(不包括符号位在内)的补码一位乘运算器框图。要求: (1)指出寄存器和全加器位数; (2)详细画出最低位全加器的输入电路; (3)描述重复加和移位的操作; (4)指出加和移位次数。
画出实现n位小数(不包括符号位在内)的补码一位乘运算器框图。要求: (1)指出寄存器和全加器位数; (2)详细画出最低位全加器的输入电路; (3)描述重复加和移位的操作; (4)指出加和移位次数。
第1题
设机器数字长为n位(不包括符号位),画出补码加减交替法的运算器框图(图中必须反映补码加减法算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路(设第n位为最末位); (4)描述补码加减交替操作和上商操作。
第2题
设机器数字长为n位(不包括符号位),画出补码加减交替法的运算器框图(图中必须反映补码加减交替法算法1),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出最末位全加器的输入逻辑电路; (4)描述补码加减交替操作和上商操作。
第3题
设机器数字长为n位(不包括符号位),画出原码一位乘的运算器框图(图中必须反映原码一位乘算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路(设第n位为最低位); (4)描述原码一位乘法过程中的重复加和移位操作。
第4题
设机器数字长为n位(不包括符号位),画出原码两位乘的运算器框图(图中必须反映原码两位乘算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路(设第n位为最末位); (4)描述原码两位乘法过程中的重复加和移位操作。
第5题
设机器数字长为n位(不包括符号位),画出补码一位乘的运算器框图(图中必须反映补码一位乘算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路; (4)描述补码一位乘法过程中的重复加和移位操作。
第6题
已知机器数字长为4位(其中一位为符号位),写出定点机(包括小数定点机和整数定点机两种)中原码、补码和反码的全部形式,并注明其对应的十进制真值。
第7题
已知十进制数x=-5.5,分别写出对应8位字长的定点小数(含1位符号位)和浮点数(其中阶符1位,阶码2位,数符1位,尾数4位)的各种机器数,要求定点数比例因子选取2-4,浮点数为规格化数,则定点表示法对应的[x]原为________,[x]补为________,[x]反为________,浮点表示法对应的[x]原为________,[x]补为________,[x]反为________。
第8题
已知十进制数x=-2.75,分别写出对应8位字长的定点小数(含1位符号位)和浮点数(其中阶符1位,阶码2位,数符1位,尾数4位)的各种机器数,要求定点数比例因子选取2-4,浮点数为规格化数,则定点表示法对应的[x]原为________,[x]补为________,[x]反为________,浮点表示法对应的[x]原为________,[x]补为________,[x]反为________。
第9题
实现N位(不包括符号位)补码一位乘时,乘积为()位。
A.N
B.N+1
C.2N
D.2N+1
第10题
下列叙述中哪些是正确的? (1)定点补码一位乘法中被乘数也要右移。 (2)n位小数的补码一位乘法(Booth算法),需做n+1次运算,第n+1次不移位。 (3)在定点小数补码一位除法中,为了避免溢出,被除数的绝对值一定要小于除数的绝对值。 (4)被除数和除数在作补码除法时,其符号不参加运算。 (5)补码加减交替法是一种不恢复余数法。 (6)原码两位乘法中的乘积符号由原码的符号位异或操作获得,乘积的数值部分由两补码相乘获得。 (7)浮点运算可由阶码运算和尾数运算两个部分联合实现。 (8)阶码部分只进行阶码的加、减操作。 (9)尾数部分只进行乘法和除法运算。 (10)浮点数的正负由阶码的正负符号决定。