已知某8位机的主存采用半导体存储器,其地址码为18位,采用4K×4位的静态RAM芯片组成该机所允许的最
第1题
第2题
高电平为读,低电平为写)。
已知该机存储器地址空间从0连续编址,其地址空间分配如下:最低8K为系统程序区,由ROM芯片组成;紧接着40K为备用区,暂不连接芯片;而后78K为用户程序和数据空间,用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下:
SRAM:16K×8位,其中CS:为片选信号,低电平有效,WE:为写控制信号,低电平写,高电平读。
ROM:8K×8位,其中CS:为片选信号,低电平有效,OE:为读出控制,低电平读出有效。
译码器:3―8译码器,输出低电平有效;为使能信号,低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。
(1)请问该主存需多少SRAM芯片?
(2)试画出主存芯片与CPU的连接逻辑图。
(3)写出各芯片地址分配表。
第3题
某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址
4000H~7FFFH为RAM的存储区域。RAM的控制信号为CS和WE,CPU的地址线为A15~A0,数据线为8位的D7~D0线,控制信号有读写控制R/W和访存请求MREQ,要求: (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片,试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片,RAM存储器芯片采用4K×8位的芯片, 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片,RAM存储器芯片采用8K×8位的芯片,试画出存储器与CPU的连接图。
第4题
第5题
第6题
A.半导体材料做的内存;内存
B.高速缓冲;主存
C.内部;辅助存储器
D.外部;硬盘
第7题
则微指令中3个字段分别应为多少位?
第8题
设某机共能完成120种操作,CPU有8个通用寄存器(12位),主存容量为16K字,采用寄存器—存储器型指令。 (1)欲使指令可直接访问主存的任一地址,指令字长应取多少位? (2)若在上述设计的指令字中设置一寻址特征位X,且X=0表示某个寄存器作基址寄存器,画出指令格式。试问采用基址寻址可否访问主存的任一单元?为什么?如不能,提出一种方案,使指令可访问主存的任一位置。 (3)若指令字长等于存储字长,且主存容量扩大到64K字,在不改变硬件结构的前提下,可采用什么方法使指令可访问存储器的任一位置?
第9题
第10题
存放数据需要多少个页面?