DAC0832是由()寄存器和DAC寄存器构成的两级数据输入锁存器。
第1题
下列为CPU存取速度的比较,正确的是()。
A.Cache>寄存>寄存器
B.Cache>寄存器>内存
C.寄存器>Cache>内存
D.寄存器>内存>Cache
第2题
CPU中保存当前正在执行指令的寄存器是()。
A.指令寄存器
B.指令译码器
C.数据寄存器
D.地址寄存器
第3题
通常一地址格式的算术运算指令,另一个操作数隐含在________中。
A.累加器
B.通用寄存器
C.操作数寄存器
第4题
假定指令中地址码所给出的是操作数的有效地址,则该指令采用()。
A.直接寻址
B.立即寻址
C.寄存器寻址
D.间接寻址
第5题
MOV AX,ES:COUNT[DI]的源操作数的寻址方式是()。
A.相对基址变址寻址方式
B.立即寻址方式
C.寄存器相对寻址方式
D.基址变址寻址方式
第6题
(1)试在三个寄存器中用英文符号标其名称,其中a为________,b为________,c为________。 (2)同时具有左移、右移功能的寄存器为________。 (3)用规定的英文符号写出加、减、乘、除四种运算中三个寄存器的配置及操作表达式,加法:________,减法:________,乘法:________,除法:________。
第7题
某机指令格式如下图所示:
图中X为寻址特征位,且 当X=0时,不变址; x=1时,用变址寄存器X1进行变址; x=2时,用变址寄存器X2进行变址; x=3时,相对寻址。 设(PC)=1234H,[X1]=0037H,[X2]=1122H,确定下列指令的有效地址(指令和地址均用十六进制表示): (1)4420;(2)2244;(3)1322;(4)3521。
第8题
第9题
图6-20(a)是AD 7243逻辑框图,它是一种可供用户由单极性扩展为双极性的DAC集成芯片,单极性输出为0→+10V,请读者增加适当的引脚连接线,使之成为一5V→+5V双极性输出的DAC,并说明理由。
第10题
试将30H、R7、B、A、PSW、DPTR中的数据依次压入堆栈。并指出每次堆栈操作后,SP=?、(SP)=?设原SP=60H,当前工作寄存器区为0区,(30H)=11H,R7=22H,B=33H,A=44H,PSW=55H,DPTR=6677H。
第11题
图6-33所示是一个简易的电压采集和反馈控制系统,其中ADC为ICL7135
DAC为DAC1210(12位MDAC)。在不考虑数据处理的情况下,试设计控制ADC采集输入数据,并直接由DAC输出反馈控制电压Vo的控制器流程,给出时序图和电路图。