设有若干片256K×8位的SRAM芯片,问: (1)采用字扩展法构成2 048 KB的存储器需要多少片SRAM芯片?
设有若干片256K×8位的SRAM芯片,问: (1)采用字扩展法构成2 048 KB的存储器需要多少片SRAM芯片? (2)该存储器需要多少字节地址位? (3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
设有若干片256K×8位的SRAM芯片,问: (1)采用字扩展法构成2 048 KB的存储器需要多少片SRAM芯片? (2)该存储器需要多少字节地址位? (3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
第2题
设有32片256K×1位的SRAM芯片,问: (1)采用位扩展方法可构成多大容量的存储器? (2)该存储器需要多少字节地址位? (3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
第3题
欲组成64 K×8位存储器系统,若用SRAM 6264(8 K×8位)芯片,共需要________________片这样的芯片,地址线需要________________位,其中________________位作片选线,________________位作片内选择线。
第5题
第6题
高电平为读,低电平为写)。
已知该机存储器地址空间从0连续编址,其地址空间分配如下:最低8K为系统程序区,由ROM芯片组成;紧接着40K为备用区,暂不连接芯片;而后78K为用户程序和数据空间,用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下:
SRAM:16K×8位,其中CS:为片选信号,低电平有效,WE:为写控制信号,低电平写,高电平读。
ROM:8K×8位,其中CS:为片选信号,低电平有效,OE:为读出控制,低电平读出有效。
译码器:3―8译码器,输出低电平有效;为使能信号,低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。
(1)请问该主存需多少SRAM芯片?
(2)试画出主存芯片与CPU的连接逻辑图。
(3)写出各芯片地址分配表。
第10题
某一SRAM芯片,其容量为1024×8位,除电源和接地端外,该芯片的引脚的最小数目为()
A.21
B.22
C.23
D.24