3线-8线译码器，有个地址输入端和个输出端（）。

A.

B.

C.

D.

用3线-8线译码器74HC138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。

A.3线输入，8线输出

B.3线输出，8线输入

C.8线输入，3线输出

D.16线输入，24线输出

E.8线输入，16线输出

试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为3位二进制数。二者之间关系如下：

2≤X≤5时，F=X+2

X＜2时，F=1

X＞5时，F=0

A.4

B.1

C.16

D.24

由移位寄存器74HCl94和3线-8线译码器74HCl38组成的电路如图5．3．27所示，分析电路，列出状态表，并画出输出端L的波形。

A.1

B.2

C.3

D.4

A.全部10位地址线

B.其中的高8位地址线

C.其中的高6位地址线

D.其中的高4位地址线

A.全部10位地址线

B.其中的高8位地址线

C.其中的高6位地址线

D.其中的高4位地址线

A.4

B.2

C.1

D.8