试用双4选1数据选择器74LS153和异或门,设计电路实现: F(A,B,C,D)=
试用双4选1数据选择器74LS153和异或门,设计电路实现:
F(A,B,C,D)=
F(A,B,C,D)=,因此可令CD为四选一数据选择器的地址输入,刚好可以利用一片四选一数据选择器和一个异或门实现电路,如图3.2.32所示。
试用双4选1数据选择器74LS153和异或门,设计电路实现:
F(A,B,C,D)=
F(A,B,C,D)=,因此可令CD为四选一数据选择器的地址输入,刚好可以利用一片四选一数据选择器和一个异或门实现电路,如图3.2.32所示。
第1题
试用双4选l数据选择器74HCl53设计一个偶校验电路,当WXYZ中有偶数个1时(不包括0)输出为1,否则为0。
第2题
A.该电路实现全加器的逻辑功能,Y1为和的输出,Y2为进位输出
B.该电路实现一致性判别的逻辑功能,Y1是判别为一致时的输出,Y2为不一致的输出
C.该电路实现奇偶校验的逻辑功能,Y1为奇数输出,Y2为偶数输出
D.该电路实现全减器的逻辑功能,Y1为差的输出,Y2为借位输出
第6题
试用八选一数据选择器CT4151(逻辑符号图3.2.45)设计一个四舍五入电路。输入为8421BCD码,当输入量DCBA大于等于5时,输出Z为1,否则输出Z为0。
第7题
第9题
用VHDL描述下列器件的功能: (1)4选1数据选择器; (2)2线-4线译码器; (3)时钟R-S触发器; (4)带复位端Clear和置位端Preset、延迟Tpd为20ns的响应CP下降沿的J-K触发器; (5)主从J-K触发器; (6)集成计数器74163; (7)集成移位寄存器74194。
第10题
A、一个“检1”电路,即输入(DCBA)中包含奇数个‘1’时,输出为‘1’
B、一个“检1”电路,即输入(DCBA)中包含偶数个‘1’时,输出为‘1’
C、一个四变量异或电路,即
D、一个四变量同或电路,Y=A⊙B⊙C⊙D