试用4位全加器74HC283设计一个实现6位二进制数的5倍运算电路。

试用两个4位全加器附加必要的门电路，设计一个1位十进制加法器。提示：当两个数的和小于等于9（二进制1001)时，二进制和BCD码一致，当两个数的和大于9时，十进制的结果等于二进制的结果加6（0110)。

试用4位加法器CT74LS283设计一个将8421-BCD码转换成余3码的电路。

试用ROM设计一个乘法器。已知输入是两个2位二进制数 A₁A₀和B₁B₀，输出是二者的乘积，并用4位二进制数表示，即Y₃Y₂Y₁Y₀。要求画出ROM电路的与或逻辑阵列。

，即Y3Y2Y1Y0。

延迟时间不大于80 ns。

画出实现补码加减交替除法的运算器框图，要求： (1)指出寄存器和全加器位数； (2)详细画出第4位(设n为最低位)全加器的输入电路； (3)画出上商的输入电路； (4)描述加减交替操作。