下列不是存储器片选信号的产生方法的是哪一项（)。

地址总线A0(高位)～A15(低位)，用4K×4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（）。

A．A2A3

B．A0A1

C．A12A13

D．A14A15

A.全部10位地址线

B.其中的高8位地址线

C.其中的高6位地址线

D.其中的高4位地址线

A.全部10位地址线

B.其中的高8位地址线

C.其中的高6位地址线

D.其中的高4位地址线

设CPU有18根地址线和8根数据线，并用IO／M(M取反)作访存控制信号，R／W(W取反)作读写命令，存储器采用四体低位交叉结构，画出CPU和存储芯片的连接图(见图10—2)。 要求： (1)合理选用下列芯片，门电路自定。 (2)写出每片存储芯片的二进制地址范围。 (3)详细画出存储芯片的片选逻辑。 (4)该存储器在一个存取周期内可向CPU提供多少位信息？

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效)，用WR作读写控制信号（高

电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。

2.合理选用上述存储芯片，说明各选几片？

3.详细画出存储芯片的片选逻辑。

设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效)，用作读写控制信号（高电平为

设CPU共有16根地址线，8根数据线，并用作访存控制信号(低电平有效)，用作读写控制信号(高电平为读，低电平为写)。现有下列芯片及各种门电路(门电路自定)，如图所示。

画出CPU与存储器的连接图，要求：1.存储芯片地址空间分配为：0～2047为系统程序区;2048～8191为用户程序区。2.指出选用的存储芯片类型及数量;3.详细画出片选逻辑

设计存储器。 地址总线A15～A0(低)，存储器地址空间为3000H～67FFH，按字节编址。其中，3000H～4FFFH为ROM区，选用EPROM芯片(4K×2位／片)；5000H～67FFH为RAM区，选用DRAM芯片(2K×4位／片)。 (1)据存储器容量，EPROM芯片和DRAM芯片各需多少片？分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①4片②6片③8片④12片 (2)EPROM芯片和DRAM芯片各连入哪几根地址线？分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①A10～A0②A12～A0③A11～A0④A9～A0 (3)分别写出5个片选信号CS0、CS1、CS2、CS3、CS4的逻辑式。

A.SRAM

B.DRAM

C.EOROM

D.FlashMemory

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

用于片外数据存储器RAM的读/写控制信号是：( )

(A) EA (B) RD (C) PSEN (D) WR