重要提示:请勿将账号共享给其他人使用,违者账号将被封禁!
查看《购买须知》>>>
首页 > 大学专科> 电子信息
网友您好,请在下方输入框内输入要搜索的题目:
搜题
拍照、语音搜题,请扫码下载APP
扫一扫 下载APP
题目内容 (请给出正确答案)
[主观题]

在CPU的寄存器中,PC表示______寄存器;SP表示______寄存器。

答案
查看答案
更多“在CPU的寄存器中,PC表示______寄存器;SP表示______寄存器。”相关的问题

第1题

CPU结构如图所示,其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。图中abcd四个寄存器的名称分别为()。

CPU结构如图所示,其中有一个累加寄存器AC、一个状态条件寄存器和其他四个寄存器,各部分之间的连线表

A、DR、AR、PC、IR

B、DR、PC、IR、AR

C、DR、IR、AR、PC

D、AR、IR、DR、PC

点击查看答案

第2题

● 下图为 CPU 结构,其中有一个累加寄存器 AC,一个状态寄存器和其他四个寄存器,各个部分之间的连
线表示数据通路,箭头表示信息传送方向,其中 a,b,c,d 四个寄存器依次是 (31) 。

● 下图为 CPU 结构,其中有一个累加寄存器 AC,一个状态寄存器和其他四个寄存器,各个部分之间的

(31)

A. DR,IR,AR,PC

B. IR,AR,PC,DR

C. AR,PC,DR,IR

D. PC,DR,IR,AR

点击查看答案

第3题

PC机硬件在逻辑上主要由CPU、内存、外存、I/O设备与()等主要部件组成。总线CPU的运算速度与许多因素有关,下面()是提高运算速度的有效措施。

A.增加CPU中寄存器的个数

B.提高CPU的主频

C.增加高速缓存(Cache)的容量

D.优化BIOS的设计

点击查看答案

第4题

计算机正在执行的指令应存放在CPU内部的()中。

A.PC寄存器

B.内存

C.指令寄存器

D.Cache

点击查看答案

第5题

CPU执行算术运算或逻辑运算时,算术逻辑运算部件(ALU)将计算结果保存在()中。

A.累加器AC

B.程序计数器PC

C.指令寄存器IR

D.地址寄存器AR

点击查看答案

第6题

以下关于PC机CPU的叙述中,错误的是()。

A.为了暂存中间结果,CPU中包含几十个甚至上百个寄存器,用来临时存储数据

B.CP间PC机中不可缺少的部件,它担负着运行系统软件和应用软件的任务

C.所有PC机的CPU都具有相同的指令系统

D.一台计算机至少必须包含一个CPU,也可能包含2个,4个,8个甚至更多个CPU

点击查看答案

第7题

下面关于PC机CPU的叙述中,不正确的是______。

A.为了暂存中间结果,CPU中包含几十个甚至上百个寄存器,用来临时存放数据

B.CPU是PC中不可缺少的组成部分,它担负着运行系统软件和应用软件的任务

C.所有PC的CPU都具有相同的机器指令

D.CPU至少包含1个处理器,为了提高计算速度,CPU也可以由2个、4个、8个甚至更多个处理器组成

点击查看答案

第8题

CPU的结构如图5.1所示,其中AC为累加器,AR为主存地址寄存器,DR为主存数据寄存器,DR(OP)为DR的操作

CPU的结构如图5.1所示,其中AC为累加器,AR为主存地址寄存器,DR为主存数据寄存器,DR(OP)为DR的操作码字段,DR(ADR)为DR的地址码字段,IR为指令寄存器,Pc为程序计数器。M为主存储器。表5.1列出CPU控制信号,表5.2列出指令组助记符及其功能,并给出每条指令的操作码。

CPU的结构如图5.1所示,其中AC为累加器,AR为主存地址寄存器,DR为主存数据寄存器,DR(OP试设计:(1)满足所给条件的微指令格式(直接控制法)。 (2)设计表5?2中6条指令的微程序流程图,标明每条微指令在控制存储器中的地址。

CPU的结构如图5.1所示,其中AC为累加器,AR为主存地址寄存器,DR为主存数据寄存器,DR(OP

点击查看答案

第9题

在关于微处理器的叙述中,不正确的是()。 A)它由单片大规模集成电路制成,具有运算、控制和存储功能 B)它包

在关于微处理器的叙述中,不正确的是( )。

A)它由单片大规模集成电路制成,具有运算、控制和存储功能

B)它包含几十个甚至上百个“寄存器”,用来临时存放正在处理的数据

C)PC机中的微处理器只有1个,它就是CPU

D)美国Intel公司是国际上研究、开发和生产微处理器最有名的公司

点击查看答案

第10题

已知单总线计算机结构如图9.7所示,其中XR为变址寄存器,EAR为有效地址寄存器,LATCH为暂存器。假设
指令地址已存于PC中,画出ADD * D指令周期信息流程图,并列出相应的控制信号序列。 说明: (1)ADD * D指令字中*表示相对寻址,D为相对位移量。 (2)寄存器的输入和输出均受控制信号控制,如PCi表示PC的输入控制信号,又如MDRo表示MDR的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明,如PC→Bus→MAR,相应的控制信号为PCo和MARi。

点击查看答案
下载APP
关注公众号
TOP
重置密码
账号:
旧密码:
新密码:
确认密码:
确认修改
购买搜题卡查看答案 购买前请仔细阅读《购买须知》
请选择支付方式
  • 微信支付
  • 支付宝支付
点击支付即表示同意并接受了《服务协议》《购买须知》
立即支付 系统将自动为您注册账号
已付款,但不能查看答案,请点这里登录即可>>>
请使用微信扫码支付(元)

订单号:

遇到问题请联系在线客服

请不要关闭本页面,支付完成后请点击【支付完成】按钮
遇到问题请联系在线客服
恭喜您,购买搜题卡成功 系统为您生成的账号密码如下:
重要提示:请勿将账号共享给其他人使用,违者账号将被封禁。
发送账号到微信 保存账号查看答案
怕账号密码记不住?建议关注微信公众号绑定微信,开通微信扫码登录功能
请用微信扫码测试
优题宝