常用存储器片选控制方法有（)。

A.点选法

B.线选法

C.部分译码法

D.全译码法

A.全部10位地址线

B.其中的高8位地址线

C.其中的高6位地址线

D.其中的高4位地址线

A.全部10位地址线

B.其中的高8位地址线

C.其中的高6位地址线

D.其中的高4位地址线

设CPU有18根地址线和8根数据线，并用IO／M(M取反)作访存控制信号，R／W(W取反)作读写命令，存储器采用四体低位交叉结构，画出CPU和存储芯片的连接图(见图10—2)。 要求： (1)合理选用下列芯片，门电路自定。 (2)写出每片存储芯片的二进制地址范围。 (3)详细画出存储芯片的片选逻辑。 (4)该存储器在一个存取周期内可向CPU提供多少位信息？

A.挂在数据总线上的其他器件呈“高阻”态

B.存储器片选有效

C.该存储单元存有数据

D.该存储单元被选通

，DRAM有CS、wE等控制信号，数据总线是双向。CPU有MERQ、R／W等控制信号(表示低电平有效)。 (1)写出DRAM控制器内部的逻辑部件名称； (2)从0000H开始安排32K×8位SRAM，从A000H安排8K×8位DRAM，画出CPU的DRAM存储器连接电路图(包括74LS138等组成的片选电路、DRAM控制器，DRAM控制器仅要求画出输入、输出信号)； (3)设DRAM读／写周期为0．5μs，CPU在1μs内要访问内存1次或2次，平均1μs访存约1．2次，刷新周期为2ms。有哪几种刷新方式，采用哪种刷新方式比较合理，并说明采用的刷新方式的时间参数和理由。

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效)，用WR作读写控制信号（高

电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。

2.合理选用上述存储芯片，说明各选几片？

3.详细画出存储芯片的片选逻辑。

下列关于存储器的论述中，不正确的是()。

A．半导体存储器都具有易失性，掉电后信息丢失

B．常用的PROM是通过将内部的熔丝烧断来编程，出厂时存储内容为全“0”

C．擦除EPROM的方法是用紫外线照射

D．双端口存储器具有两套“MAR+MDR+R／W+CE”