在单总线结构的CPU中________。A.ALU的两个输入端都可与总线相连B.ALU的一个输入端与总线连,其输
在单总线结构的CPU中________。
A.ALU的两个输入端都可与总线相连
B.ALU的一个输入端与总线连,其输出端也可与总线相连
C.ALU只能有一个输入端与总线连,其输出端需通过暂存器与总线相连
在单总线结构的CPU中________。
A.ALU的两个输入端都可与总线相连
B.ALU的一个输入端与总线连,其输出端也可与总线相连
C.ALU只能有一个输入端与总线连,其输出端需通过暂存器与总线相连
第2题
异步控制常用于(),作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时
B.微型计算机的CPU控制中
C.组合逻辑控制的CPu中
D.微程序控制器中
第3题
在单总线结构的CPU中,连接在总线上的多个部件________。
A.某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据
B.某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据
C.可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据
第6题
在()的计算机系统中,外存可以和主存单元统一编址,因此可以不用I/O指令。
A.单总线结构
B.多总线结构
C.三总线结构
D.标准冯诺伊曼结构
第8题
A.单总线结构
B.双总线结构
C.三总线结构
D.多总线结构
第9题
高电平为读,低电平为写)。
已知该机存储器地址空间从0连续编址,其地址空间分配如下:最低8K为系统程序区,由ROM芯片组成;紧接着40K为备用区,暂不连接芯片;而后78K为用户程序和数据空间,用静态RAM芯片组成;最后2K用于I/O设备(与主存统一编址)。现有芯片如下:
SRAM:16K×8位,其中CS:为片选信号,低电平有效,WE:为写控制信号,低电平写,高电平读。
ROM:8K×8位,其中CS:为片选信号,低电平有效,OE:为读出控制,低电平读出有效。
译码器:3―8译码器,输出低电平有效;为使能信号,低电平时译码器功能有效。
其它“与、或”等逻辑门电路自选。
(1)请问该主存需多少SRAM芯片?
(2)试画出主存芯片与CPU的连接逻辑图。
(3)写出各芯片地址分配表。
第10题