采用两种指令编写实现将寄存器R2、R4、R5、R6、R8内容进栈保护

用一台每个时钟周期发射两条指令的超标量处理机运行下面一段程序。所有指令都要进行取指(IF)、译码(ID)、执行、写结果(WB)4个阶段。其中IF、ID、WB这3个阶段各为一个流水段，其延迟时间都为10 ns。在执行阶段，LOAD操作、AND操作各延迟10 ns，ADD操作延迟20 ns，MUL操作延迟30 ns。这4种功能部件各设置一个，它们可以并行工作。ADD部件和MUL部件都采用流水结构，每一级流水线的延迟时间都是10 ns。 I1 LOAD R0，M(A) ；R0←M(A) I2 ADD R1，R0 ；R1←(R1)+(R0) I3 LOAD R2，M(B) ；R2←M(B) I4 MUL R3，R4 ；R3←(R3)×(R4) I5 AND R4，R5 ；R4←(R4)∧(R5) I6 ADD R2，R5 ；R2←(R2)+(R5) ①请列出程序代码中所有的数据相关及其相关类型。 ②假设所有运算型指令都在译码(ID)流水段读寄存器，在写结果(WB)流水段写寄存器，采用顺序发射、顺序完成的调度方法。画出流水线的时空图，计算执行这个程序所用的时间。

A.LDR r0，[r1，r2，LSL×2]

B.LDR r0，[r2，r1，LSL×2]

C.STR r0，[r1，r2，LSL×2]

D.STR r0，[r2，r1，LSL×2]

R2，R4 ；R1←(R2)+(R4) I2 ADD R2，R1，I ；R2←(R1)+1 I3 SUB R1，R4，R5 ；R1←(R4)-(R5) ①分析程序代码段中的数据相关。 ②采用何种硬件技术可解决这些数据相关？请加以说明。

有A、B、C、D4个存储器操作数，要求完成(A×B)+(C+D)的运算，原来使用的程序如下。 I1 LOAD R1，M(A) ；R1←M(A) I2 LOAD R2，M(B) ；R2←M(B) I3 MUL R5，R1，R2 ；R5←(R1)*(R2) I4 LOAD R3，M(C) ；R3←M(C) I5 LOAD R4，M(D) ；R4←M(D) I6 ADD R2，R3，R4 ；R2←(R3)+(R4) I7 ADD R2，R2，R5 ；R2←(R2)+(R5) 现采用静态指令调度方法，请写出该程序调度后的指令序列。

中，则下列运算会发生溢出的是（）。

A．r1Xr2

B．r2Xr3

C．r1Xr4

D．r2Xr4

为了减少指令条数，典型的面向定点数的RISC计算机不设置“清除寄存器(置O)指令”和“寄存器之间的数据传送指令”，也不设置“将操作数(存放于寄存器中)取反”的指令。设RISC计算机的算术运算指令均为“采用寄存器寻址的三操作数指令”，格式为： OP R1，R2，R3。 它们的两个源操作数R1和R2必须来自不同的通用寄存器，运算结果(目的操作数)可以存入第3个通用寄存器R3，也可以存入与某个源操作数相同的通用寄存器。 请问：

这样的RISC计算机必须进行怎样特别的系统结构设计，才能用算术运算指令实现“清除寄存器Ri”和“将寄存器Ri的值送入寄存器Rj中”以及“将操作数(存放于寄存器Ri中)取反”。

部件。 .启动操作包括寄存器操作数的读取，每个时钟周期可以启动两条指令； .执行阶段采用分离的功能单元进行有效地址加法、ALU操作和分支条件判断； .访存阶段只是LW指令的操作步骤，其他指令跳过该阶段； .写缓存是LW和运算指令将推测执行的结果写入重排序缓存，写入重排序缓存中的数据可以立即提供给等待该数据的其他指令，其他指令跳过该阶段； .提交阶段将指令的结果送入寄存器或存储器，每个时钟周期可以提交两条指令。 试写出在执行以下循环程序前3个迭代时指令执行的时空表，标出每条指令在每一个步骤的时刻。 Loop：LW R2，0(R1)；R2：数组元素 ADDUI R2，R2，1；R2加1 SW 0 (R1)，R2；存储结果 DADDUI R1，R1，4；指针加4 BNE R2，R3，Loop；R21：R3时转移

按要求进行指令调度。 LW R4，(R5) LW R7，(R8) DADD R9，R4，R7 LD R10，(R11) DMUL R12，R13，R14 DSUB R2，R3，R1 SW R15，(R2) DMUL R21，R4，R7 SW R23，(R22) SW R21，(R24) ①假设两路功能部件中同时最多只有一路可以是访问存储器的操作，同时也最多只有一路可以是运算操作，指令顺序不变。 ②假设两路功能部件均可以执行任何操作，指令顺序不变。 ③假设指令窗口足够大，指令可以乱序流出，两路功能部件均可以执行任何操作。

缓冲区，称为______。

存储器数据寄存器MDR、通用寄存器R0～R7的输入和输出端。ALU的两个输入端分别与总线和寄存器Y的输出端相连，ALU的输出端与寄存器Z的输入端相连。Y的输入端与总线连接，Z的输出端与总线连接。该机有下列指令： ADD R1，R2，R3 ；(R2)+(R3)→R1 JMP * K ；(PC)+(K-1)→PC LOAD R1，mem ；(mem)→R1 STORE mem，R2 ；R2→mem 写出控制器执行上述指令的微操作及节拍安排。

入和输出都与总线连接。如果加法指令中的第二个地址码有寄存器寻址、寄存器间接寻址和存储器间接寻址这三种寻址方式，即 (1)ADD R1，R2 (R1)+(R2)→R1 (2)ADD R1，@R2 (R1)+((R2))→R1 (3)ADD R1，@mem (R1)+((mem))→R1 写出这三种寻址方式完成加法指令所需的全部微操作。