设CPU内部寄存器的连接与图9．6基本相同，且IR的输出与Bus相连，还需增加两个通用寄存器R1和R2，其输

入和输出都与总线连接。如果加法指令中的第二个地址码有寄存器寻址、寄存器间接寻址和存储器间接寻址这三种寻址方式，即 (1)ADD R1，R2 (R1)+(R2)→R1 (2)ADD R1，@R2 (R1)+((R2))→R1 (3)ADD R1，@mem (R1)+((mem))→R1 写出这三种寻址方式完成加法指令所需的全部微操作。

答案

查看答案

发布时间：2020-09-04

更多“设CPU内部寄存器的连接与图9．6基本相同，且IR的输出与Bus相连，还需增加两个通用寄存器R1和R2，其输”相关的问题

第1题

设CPU内部采用总线连接方式，如图9．6所示。（1)写出完成LDA X，STA X，ADD X（X均为主存地址)三

设CPU内部采用总线连接方式，如图9．6所示。 (1)写出完成LDA X，STA X，ADD X(X均为主存地址)三条指令所需的全部微操作，并指出哪些控制信号有效。 (2)当上述三条指令均为间接寻址时，写出完成这些指令所需的全部微操作命令，并指出哪些控制信号有效。

点击查看答案

第2题

设CPU共有16根地址线，8根数据线，并用作访存控制信号(低电平有效)，用作读写控制信号(高电平为

设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效)，用作读写控制信号（高电平为

设CPU共有16根地址线，8根数据线，并设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效)，用作读写控制信号（高电平为设用作访存控制信号(低电平有效)，用作读写控制信号(高电平为读，低电平为写)。现有下列芯片及各种门电路(门电路自定)，如图所示。

设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效)，用作读写控制信号（高电平为设

画出CPU与存储器的连接图，要求：1.存储芯片地址空间分配为：0～2047为系统程序区;2048～8191为用户程序区。2.指出选用的存储芯片类型及数量;3.详细画出片选逻辑

点击查看答案

第3题

下列逻辑运算指令（)能够将CPU内部寄存器的指定比特位清0，同时保持其他位不变。

A.与

B.或

C.非

D.以上都不对

点击查看答案

第4题

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号(低电平有效)，用WR作读写控制信号(高

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效)，用WR作读写控制信号（高

电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：1.主存地址空间分配：8000H～87FFH为系统程序区;8800H～8BFFH为用户程序区。

2.合理选用上述存储芯片，说明各选几片？

3.详细画出存储芯片的片选逻辑。

点击查看答案

第5题

设CPU有18根地址线和8根数据线，并用IO／M（M取反)作访存控制信号，R／W（W取反)作读写命令，存储器采用

设CPU有18根地址线和8根数据线，并用IO／M(M取反)作访存控制信号，R／W(W取反)作读写命令，存储器采用四体低位交叉结构，画出CPU和存储芯片的连接图(见图10—2)。要求： (1)合理选用下列芯片，门电路自定。 (2)写出每片存储芯片的二进制地址范围。 (3)详细画出存储芯片的片选逻辑。 (4)该存储器在一个存取周期内可向CPU提供多少位信息？

设CPU有18根地址线和8根数据线，并用IO／M（M取反)作访存控制信号，R／W（W取反)作读写命令