用JK触发器设计一个同步六进制加1计数器。

法计数；XY=10时，为减法计数；XY=11时，则次态为现态求反运算。试写出该计数电路的控制输入真值表(包括状态转换激励表)，并画出用与非门和JK触发器实现这一控制的逻辑电路图。

图5．4．12所示。试画出逻辑电路图。

试用J—K触发器构成一个模8格雷码同步计数器(画出逻辑图)。

A.串行加法和串行移位 触发器

B.并行加法和串行左移 节拍计数器

C.并行加法和串行右移 节拍计数器

D.串行加法和串行右移 触发器

A.并行加法和串行右移;计数器

B.串行加法和串行右移;触发器

C.串行加法和串行移位;触发器

D.并行加法和串行左移;计数器

________进制计数器。