按下列要求传送数据：设ROM（4000H)=44H

请按下列要求传送数据：[设内RAM(20H)=ABH，外RAM(4000H)=CDH，ROM(4000H)=EFH]

设以串行方式1进行数据传送，fosc=6MHz，波特率为2400bit/s(SMOD=1)。发送的8个数据依次存在外RAM首址4000H单元中，数据长度未知，先接收数据长度，后接收数据，试编写接收子程序，接收数据存在内RAM 50H开始的区域中。

某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从地址

4000H～7FFFH为RAM的存储区域。RAM的控制信号为CS和WE，CPU的地址线为A15～A0，数据线为8位的D7～D0线，控制信号有读写控制R／W和访存请求MREQ，要求： (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片，试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片，RAM存储器芯片采用4K×8位的芯片， 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片，RAM存储器芯片采用8K×8位的芯片，试画出存储器与CPU的连接图。

采用以高字节地址为字地址的存放方式。假设PC当前值为4000H。试问当执行JMP * +17和JMP * -9指令时，该转移指令的第二、第三字节的机器码各为多少？

时不用，其余空间为RAM地址区域。CPU的地址线为A15～A0，数据线为D7～D10，现采用8K×8位的ROM和4K×8位的RAM设计本机的存储系统。 (1)计算实现该机的存储系统所需要的RAM和ROM的数量。 (2)完成存储系统设计应与CPU连接。

A.主存在CPU外，控存在CPU内

B.主存按地址访问,控存按内容访问

C.主存存储的是指令和数据，控存存储的是微指令

D.主存用RAM和ROM实现，控存用ROM实现

RD均已按8.3.2软件包小结中协议定义。

A.装置采样过程中，数据采样的脉冲必须由同步时钟的同步/基准脉冲信号锁定

B.装置实时传送的动态数据时标与数据输出时刻之时间差应不大于100ms

C.装置按时间顺序逐帧、均匀、实时传送动态数据

D.装置传送的动态数据应包含整秒时刻的数据

址为50H的区域中。设93046虚拟串行传输归一化子程序软件包已装入ROM。

收端的起始序号分别选为100和200，试画出类似于书中图5—3l的工作示意图。从连接建立阶段到连接释放都要画上。