在一个VHDL设计中idata是一个信号，数据类型为integer，下面哪个赋值语句是不正确的（)。

A.idata＜=16#20#

B.idata＜=32

C.idata＜=16#A#E1

D.idata＜=B#1010#

答案

查看答案

发布时间：2022-11-05

更多“在一个VHDL设计中idata是一个信号，数据类型为integer，下面哪个赋值语句是不正确的（)。”相关的问题

第1题

在VHDL中，一个设计实体可以拥有一个或多个（)。

A.设计实体

B.结构体

C.输入

D.输出

点击查看答案

第2题

在PC上利用VHDL进行项目设计，不允许在()下进行，必须在根目录为设计建立一个工程目录。

在PC上利用VHDL进行项目设计，不允许在（)下进行，必须在根目录为设计建立一个工程目录。

点击查看答案

第3题

VHDL语言是一-种结构化设计语言;一个设计实体（电路模块)，括实体与结构体两部分，实体体描述的是（)。

A.器件外部特性

B.器件的内部功能

C.器件的综合约束

D.器件外部特性与内部功能

点击查看答案

第4题

应用数据选择器74HC151和3线-8线译码器74HC138设计一个数据传输电路，其功能是在4位通道选择信

号的控制下，能将16个输入数据中的任何一个传送到16个输出端中相对应的一个输出端，其示意图如图题4.4.28所示。

点击查看答案

第5题

8086/8088 CPU在最大工作方式时，RQ/GT0和RQ/GT1两条信号线是为系统中引入多处理器应用而设计的，是总线请求

8086/8088 CPU在最大工作方式时，RQ/GT₀和RQ/GT₁两条信号线是为系统中引入多处理器应用而设计的，是总线请求和总线允许的______信号线。当某一总线主设备要使用总线时，它向CPU发出一个______，一般情况下，CPU在当前总线周期结束与下一个总线周期T₁之间，输出一个宽度为一个时钟周期的______给请求总线的设备，通知它可以控制、使用总线，同时CPU释放总线。当使用总线结束，再给出一个宽度为一个时钟周期的______信号给CPU，这样，CPU重新获得总线控制权。

点击查看答案

第6题

设计一个灯光控制逻辑电路.要求红、绿、黄三种颜色的灯在时钟信号作用下按表P5.28规定的顺序转换状态.表中的1表示“亮”,0表示“灭".要求采用中规模集成芯片CT74290和必要的门电路.

点击查看答案

第7题

在VHDL语言中，下列对进程（PROCESS)语句的语句结构及语法规则的描述中，正确的是（)

A.PROCESS为- -无限循环语句;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动

B.敏感信号参数表中，应列出进程中使用的所有输入信号

C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成

D.当前进程中声明的信号也可用于其他进程

点击查看答案

第8题