采用四体并行低位交叉存储器,设每个体的存储容量为32K×16位,存取周期为400 ns,在下述说法中_____
A.在0.1 μs内,存储器可向CPU提供26位二进制信息
B.在0.1 μs内,每个体可向CPU提供16位二进制信息
C.在0.4 μs内,存储器可向CPU提供26位二进制信息
A.在0.1 μs内,存储器可向CPU提供26位二进制信息
B.在0.1 μs内,每个体可向CPU提供16位二进制信息
C.在0.4 μs内,存储器可向CPU提供26位二进制信息
第1题
A.1:1
B.2:1
C.4:3
D.3:4
第2题
设CPU有18根地址线和8根数据线,并用IO/M(M取反)作访存控制信号,R/W(W取反)作读写命令,存储器采用四体低位交叉结构,画出CPU和存储芯片的连接图(见图10—2)。 要求: (1)合理选用下列芯片,门电路自定。 (2)写出每片存储芯片的二进制地址范围。 (3)详细画出存储芯片的片选逻辑。 (4)该存储器在一个存取周期内可向CPU提供多少位信息?
第3题
第4题
第5题
设n体交叉编址(低位交叉)存储器中每个体的存储字长等于数据总线宽度,每个体存取一个字的存取周期为T,总线传输周期为t,T与t的关系以及读取地址连续的n个字需要的时间分别是()。
A. T=t,T+n×t
B. T=(n一1)×t,T+n×t
C.T=n×t,T+n×t
D. T=n×t,T+(n一1)×t
第6题
交叉存储器实际上是一种()的存储器,它能()执行多个独立的读/写操作。
A.模块式、并行
B.整体式、并行
C.模块式、串行
D.整体式、并行
第7题
交叉存储器实质上是一种()存储器,它能()执行()独立的读写操作。
A.模块式,并行,多个
B.模块式,串行,多个
C.整体式,并行,一个
D.整体式,串行,多个
第9题
A.模块式,并行,多个
B.模块式,串行,多个
C.整体式,并行,一个
D.整体式,串行,多个